|
题名:
|
基于Vivado的FPGA时序约束实战 [ 专著] ji yu Vivado de FPGA shi xu yue shu shi zhan / 韩彬,周建文编著 , |
|
ISBN:
|
978-7-121-49690-5 价格： CNY88.00 |
|
语种:
|
chi |
|
载体形态:
|
10,224页 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2025 |
|
内容提要:
|
本书讲解时序约束的原理和实战,将芯片时序约束的经验应用于FPGA,以最大限度地提升FPGA性能。全书共分十章,内容包括:FPGA内部时序路径分析、主时钟约束、衍生时钟约束、输入信号接口约束、输出信号接口约束等。 |
|
主题词:
|
可编程序逻辑阵列 系统设计 |
|
中图分类法:
|
TP332.1 版次： 5 |
|
主要责任者:
|
韩彬 han bin 编著 |
|
主要责任者:
|
周建文 zhou jian wen 编著 |
|
责任者附注:
|
韩彬,男,分别在杭州电子科技大学、西安电子科技大学获得学士学位、硕士学位,曾在中兴微电子(深圳市中兴微电子技术有限公司)负责多年的多媒体SOC前端开发工作等工作。出版了《FPGA设计技巧与案例开发详解(第3版)》《Verilog数字系统设计教程(第4版)》等书。 |